マイクロプロセッサ（MPU）の設計では、ハードウエア記述言語などの能力とともにMPUの仕様を決める力が必要である。しかしながら、大学では、時間が限られているため、前者の教育を中心に教えることが中心となっている。これは、われわれ情報科学科で行われている実習も含め、これまでの設計教育は、与えられた仕様で設計・改良を行うことや、MPUの自動生成ツール(当研究でも試作した)を用いて用い多数のプロセッサを作ることで行われており、プロセッサの仕様とその効果を学習するためにはあまり効果的ではないためである。

　そこで、高度化されたMPUの仕様を理解し、その仕様がMPUに与える効果の理解とともに設計力を身につける設計教育システムを構築している。この設計教育システムは、大学等での使用だけで無く、設計初心者が企業に入社したときにも使用できる事を目指している。

　過去に初期開発した教育システムのシステムでは、段階的にMPUの仕様を改善することによって、差分を明確にさせることによって、MPUの仕様の理解に効果があることがわかった。これをもとに、現在構築中のシステムでは、プロセッサの各段階において、ある程度仕様を探索することによって、プロセッサの仕様が与える効果の理解を及び、設計力の習得を実現する。

　製造後に現場で柔軟に回路を書き換えることのできるFPGAは、初期投資コストが低く開発製造期間が短く済むなどのメリットから、今後もさまざまな製品に採用されていくであろうことが予想される。一方でFPGAのデメリットとして消費電力が大きく、回路速度が遅いなどの問題もあり、まだまだ改良の余地があると言える。そこで、地球環境へ配慮した情報技術である『グリーンIT』という考えにそって独立行政法人産業技術総合研究所（産総研）と共同でLowPowerFPGA、つまり消費電力を抑えて低炭素化を目指したFPGAの開発を行うのがFPGA班である。

　FPGAの回路構造は同じ回路が規則正しく並んだ比較的単純なものであり、そのため回路設計は今でもエンジニアが手作業で行っている。しかしそれでは１チップを作成するために多くの時間がかかってしまってしまうため、現在FPGA班では自動的にレイアウトデザインを行うツールの開発を行っている。

　今なお半導体技術の進歩により、半導体プロセスの微細化が進んでいる。そのため、 半導体製品の製造工程の中で不具合のあるものが出来てしまい、それが製品の製造コ ストを押し上げる要因となっている。不具合が発生する原因の1つが、配線の完全断 線や判断線などのオープン故障である。オープン故障は縮退故障のようには振舞わな いため、従来の縮退故障モデルではオープン故障の検出は困難である。このため、 オープン故障をモデル化することが重要になってきている。

　オープン故障の特徴は、オープン故障している配線の信号値が、故障配線の周囲にあ る配線の信号値の影響を受けて動的に変化することにある。そこで我々は、オープン 故障を組み込んだTEG(Test Element Group)チップを作製し、TEGチップを計測する簡 易LSIテスターシステムを開発した。TEGチップにデジタル入力信号を与えてオープン 故障配線の周りの配線の電位を変化させてやり、故障配線から出る故障信号のデジタ ル値を計測して、オープン故障の振舞いを解析している。